高性能微处理器工程技术主管/经理 (Tech Lead/Manager)

关于我们：RiVAI technology ltd (睿思芯科) RiVAI technology ltd (睿思芯科) 是一家位于深圳、由RISC-V创始团队成员谭章熹博士（图灵奖得主David Patterson教授的学生）创立的高新技术企业。我们专注于为数据中心应用设计高性能RISC-V微处理器。 - 团队背景： 我们的工程团队拥有大量来自国际顶级院校（美国、欧洲等）的优秀工程师。您将领导一支具有全球视野、高潜力和创新精神的精英团队。 - 技术愿景： 我们推崇非传统的设计方法论来构建高性能CPU数据通路。我们寻找的领导者，必须是技术的拓荒者，能够带领团队冒险探索、打破传统束缚，实现处理器性能的重大飞跃。 我们正在寻找一位经验丰富、充满活力的技术领导者，负责指导和管理高性能RISC-V微处理器的核心设计团队，确保项目在技术创新和执行上达到世界一流水平。 核心职责： 1. 技术与架构领导力： - 主导和指导高性能RISC-V微处理器的核心微架构设计和RTL实现，特别是涉及非传统/创新型数据通路的设计。 - 与谭博士及资深架构师团队紧密合作，将前沿的RISC-V架构理念转化为可落地的、具有性能优势的芯片设计。 - 制定和推动先进的数字设计方法学和流程的改进，提高设计效率和质量。 2. 团队建设与管理： - 管理一支由国际顶尖院校背景工程师组成的高素质团队，负责团队的日常管理、绩效评估和职业发展指导。 - 营造一个鼓励技术冒险、挑战现状、重视创新的开放性工作环境。 - 负责招聘、指导和培养新加入的**应届毕业生（NCG）**和初级工程师，确保人才梯队建设。 3. 项目执行与跨职能协作： - 规划、跟踪和管理处理器设计项目的进度，确保在时间表内交付高质量的RTL和设计成果。 - 与验证、物理设计（Physical Design）和软件团队紧密协作，确保设计与整个芯片系统、以及软件生态的完美协同。 理想人选要求： - 教育背景： 硕士及以上学位，电气工程 (EE) 或计算机科学 (CS) 相关专业，具备国际顶级院校教育背景者优先。 - 专业经验： - 5 年以上数字电路设计或微处理器开发经验，其中至少2 年担任过技术主管或工程管理职位。 - 对高性能CPU微架构（如乱序执行、分支预测、缓存系统、数据通路优化等）有深刻的理解和实践经验。 - 具备RISC-V、ARM 或 x86 等高性能处理器核心设计经验。 - 领导与文化契合： - 具备出色的中英文沟通能力，能够高效管理和指导多元文化的国际化团队。 - 认同并渴望实践非传统的设计方法论，具备清晰的创新方向感和风险管理能力。 - 具备卓越的问题解决能力和影响力，能激发团队潜能，应对复杂的工程挑战。 如果您渴望带领一支精英团队，挑战微处理器设计的世界极限，并推动高性能RISC-V架构的产业化落地，睿思芯科期待您的加入！