Ingénieur Prototypage FPGA d’un SoC RISC-V / NoC pour l’inférence de modèles Transformer H/F
Overview
Skills named in this posting
- SystemVerilog
- Verilog
- VHDL
- Emulation
- AMBA / AXI
- Network-on-chip
- Python
- Vivado / Quartus
Description
Sujet : Conception, intégration et validation pré-silicium d’une architecture SoC basée sur RISC-V et NoC Arteris, destinée à l’analyse du trafic d’inférence LLM (Transformers) sur plateforme d’émulation ou de prototypage FPGA En brefMots-clés : FPGA, Émulation pré-silicium, SoC, RISC-V, Network-on-Chip (NoC), RTL, SystemVerilog, Hardware/Software Co-verification, TransformersCompétences : Conception numérique, architectures SoC et validation sur plateformes FPGA / émulateursLocalisation : Sophia Antipolis (06), FranceDurée : 6 moisDébut : Février 2027Rémunération : OuiNiveau d'études : Bac +5Possibilité d'embauche à l'issue du stage : Oui Compétences acquises en fin de stageAu cours de ce stage, vous développerez des compétences dans les domaines suivants :
• Conception et intégration d’un sous-système SoC (cœurs RISC-V, NoC, contrôleurs mémoire).
• Maîtrise des flots de synthèse et de compilation pour l’émulation et le prototypage FPGA.
• Bring-up matériel et co-vérification hardware/software sur plateforme pré-silicium.
• Debug avancé (visibilité des signaux, formes d’ondes) et analyse de performance réseau (latence, congestion).
• Architecture des réseaux d'interconnexion (Network-on-Chip) et dataflow des workloads de type Transformer. DescriptionRattaché(e) à l'équipe Advanced Engineering, au sein du département R&D, vous participerez au portage, à l’exécution et à l’analyse d’un sous-système SoC orienté IA générative sur des plateformes de validation pré-silicium (émulateur ou plateforme multi-FPGA).Vous concevrez un système matériel combinant des processeurs RISC-V (contrôle et/ou calcul via des extensions vectorielles), interconnectés via un NoC Arteris à des interfaces mémoire. L’objectif est d’y exécuter (ou d’y simuler) l’inférence d’un Transformer réduit, puis d’analyser le comportement réel du trafic de données.Le poste est basé à Sophia Antipolis (06). Vous intégrerez une équipe d'experts en développement logiciel et en conception de circuits intégrés au sein de la direction Advanced Engineering d'Arteris. ResponsabilitésVotre mission consistera à :
• Configurer et intégrer un sous-système SoC comprenant des cœurs RISC-V, le NoC Arteris et les contrôleurs mémoire.
• Analyser le flot de données (dataflow) requis par les opérations de type Transformer (self-attention, multiplications matricielles).
• Synthétiser le code RTL (Verilog/SystemVerilog) pour la cible matérielle (émulateur type ZeBu/Palladium ou prototypage type HAPS/ProFPGA).
• Gérer les contraintes spécifiques à ces plateformes : partitionnement du design, horloges et mémoires.
• Assurer le bring-up matériel du SoC émulé ou prototypé, puis charger et exécuter un programme C bare-metal sur le RISC-V pour simuler l’inférence.
• Capturer le trafic sur le NoC Arteris, identifier les goulots d’étranglement (latence, congestion) et proposer des optimisations architecturales. Profil recherchéVous êtes actuellement en dernière année d'école d'ingénieurs ou en Master 2 (Bac +5), avec une spécialisation en informatique et/ou microélectronique.Vous possédez de solides bases en conception RTL et un fort intérêt pour les architectures processeurs, les interconnexions SoC et les plateformes FPGA / d’émulation. Compétences techniques
• Très bonnes connaissances en conception numérique et langages de description matérielle (Verilog, SystemVerilog ou VHDL).
• Connaissance des architectures processeurs (RISC-V est un fort atout) et des bus de communication (AXI).
• Connaissance des flots de conception FPGA (Vivado, Quartus) ou un fort intérêt pour les outils EDA (Synopsys, Cadence, Siemens).
• Scripting (Python, TCL, Bash) pour l’automatisation des flots de compilation.
• Familiarité avec les outils de gestion de versions (Git) et de suivi de projets (Jira) est appréciée.
• Bon niveau d'anglais, indispensable pour évoluer dans un environnement international. À propos d'ArterisArteris est un leader mondial des solutions de propriété intellectuelle (IP) pour les systèmes électroniques, utilisées dans l’industrie des semi-conducteurs afin d’accélérer la conception de puces hautes performances et à faible consommation énergétique.Les technologies d’Arteris, notamment les solutions d’interconnexion Network-on-Chip (NoC), les logiciels d’automatisation de l’intégration des systèmes sur puce (SoC) et les technologies d’assurance de la sécurité matérielle, sont utilisées par les plus grandes entreprises mondiales des secteurs des semi-conducteurs et des technologies.Elles permettent d’améliorer les performances globales, d’accroître la productivité des équipes d’ingénierie, de réduire les risques et les coûts, et d’accélérer la mise sur le marché de conceptions complexes.Pour en savoir plus, rendez-vous sur arteris.com.Avec plus de 380 collaborateurs, un siège situé dans la Silicon Valley et des bureaux à travers le monde, nous collaborons aussi bien avec des start-ups qu’avec de grands leaders technologiques pour concevoir la prochaine génération de produits électroniques.Nous croyons en l’humain, au sens de notre mission et à l’impact de nos actions.Rejoignez-nous et contribuez à façonner les technologies de demain.
Apply on the employer's site
Original posting: jobs.jobvite.com
RISC-V ecosystem
Arteris IP in the RISC-V ecosystem
RISC-V International: Strategic
Arteris, Inc. is a multinational technology firm that develops the on-chip interconnect fabric technology used in System-on-Chip semiconductor designs for a variety of devices, particularly in…
- Sells network-on-chip interconnect IP for RISC-V SoCs (page: "High-Flexibility NoC IP for RISC-V SoC Designs")
Same employer
More roles at Arteris IP
Senior Scrum Master
Arteris IP
Biot, FranceSoC / ASICOct 28, 2026- Montigny le Bretonneux, ParisSoC / ASICOct 27, 2026
Senior Staff Design Engineer H/F
Arteris IP
RISC-VRTL / HDLSoC / ASICOct 21, 2026Sales Application Engineer
Arteris IP
Kraków, PolandRISC-VSoC / ASICSecurityOct 20, 2026Sales Application Engineer H/F
Arteris IP
RISC-VSoC / ASICSecurityOct 20, 2026- Kraków, PolandRTL / HDLVerificationSoC / ASICOct 20, 2026