资深定制化存储器与电路设计工程师 (Custom Memory/Megacell)

职位描述 睿思芯科 (RiVAI) 致力于打造世界级的高性能 RISC-V 数据中心处理器。在高性能 CPU 设计中，通用存储器（Foundry Memory）往往无法满足我们对 PPA（性能、功耗、面积）的极致追求。因此，我们正在组建一支顶尖的 Custom Circuit 团队，专门攻克定制化高速 Cache、Memory Compiler 以及各类高性能 Megacell。在这里，你将由行业顶尖的高速存储器专家亲自带队 (Coach)，直接参与最底层的电路创新，突破计算性能的物理极限。 为什么加入 RiVAI？ 大牛亲自带队： 你将直接在 RiVAI 资深高速 Cache 专家 的指导下工作。这不仅是一份工作，更是一次顶级的专业晋升机会，助你成长为国内稀缺的定制化存储器领军人才。 硬核技术场景： 我们做的不是简单的外设 IP，而是数据中心 CPU 最核心的 Cache 系统，挑战的是全球最顶尖的 PPA 指标。 硅谷式文化： 扁平管理、尊重技术、拒绝冗长会议，让聪明的大脑专注于解决复杂问题。 岗位职责 定制化存储器设计 (Custom Memory Design)： 负责高性能、低功耗定制化 SRAM、Register File 的电路架构设计与落地。 设计并优化存储器关键子电路（如 Sense Amplifier, Bitline control, Wordline driver, Decoder 等）。 Memory Compiler 开发与维护： 参与定制化 Memory Compiler 的开发，确保生成电路在不同规格下均能满足严苛的时序和良率要求。 Custom Megacell 研发： 设计高性能定制化逻辑单元（Custom Megacells），针对数据通路（Datapath）和关键时序路径进行晶体管级的深度优化。 全流程仿真与验证： 负责电路的 SPICE 仿真、时序建模（Characterization）及可靠性验证（包含 EM/IR、老化分析等）。 与后端 Layout 团队紧密协作，确保物理实现与电路设计意图高度一致。 任职资格 教育背景： 科班出身。集成电路设计、微电子、电子工程等相关专业硕士及以上学历。具备扎实的半导体器件物理和 CMOS 电路理论基础。 从业年限： 5 年以上 定制化电路或存储器设计经验。 年龄： 40 岁以下。充满活力，具备极强的学习能力和在高强度环境下攻克技术难题的韧性。 技术背景 (Technical Skills)： 深入理解 SRAM 单元稳定性（SNM）、访问速度与功耗之间的权衡。 熟悉先进工艺（如 7nm/5nm/3nm）下的物理效应（FinFET 建模、Layout Dependent Effects）。 精通主流定制化设计工具（如 Cadence Virtuoso, Spectre, HSPICE, FineSim 等）。 具备一定的脚本能力（Skill/Perl/Python/Tcl），能辅助自动化设计流程。 软素质： 具有第一性原理思考习惯，不迷信现成 IP，勇于从物理底层寻找最优解。 良好的团队沟通能力，能够接受行业专家的深度 Coach 并快速转化为产出。