← Back to roles

高性能RISC-V微处理器设计工程师(NCG/校招)

RIVAI Technologies (Shenzhen) Co., Ltd

深圳RISC-VRTL / HDLPosted Apr 1, 2026
Apply on RIVAI Technologies (Shenzhen) Co., Ltd

Overview

Skills named in this posting

  • SystemVerilog
  • Verilog
  • C
  • C++
  • Python
关于我们:RiVAI technology ltd (睿思芯科) RiVAI technology ltd (睿思芯科) 位于深圳,专注于为数据中心应用研发高性能RISC-V微处理器。 • 导师阵容强大: 创始人兼CEO谭章熹博士是图灵奖得主David Patterson教授的门生,也是原始RISC-V团队的创始成员。您将有机会在世界级的微架构专家指导下成长。 • 创新为本: 我们拒绝平庸。我们正在探索非传统的CPU数据通路设计方法论,旨在实现性能上的代际飞跃。我们寻找的,是渴望突破技术边界、敢于承担风险的未来架构师。​ 我们不只是在招聘工程师,我们是在寻找下一代微处理器设计的核心力量。如果你拥有坚实的理论基础和对创新的狂热,请加入我们。 我们对你的期待: 1. 高能起点: 优秀的电气工程 (EE) 或计算机科学 (CS) 等相关专业背景的应届毕业生(本科/硕士/博士)。 2. 全球视野 (强烈优先): 具有中国以外知名学府(如美国、欧洲的顶尖高校)教育或交流经验者优先,这代表了更广阔的思维和更强的自学能力。 3. 技术基石: 拥有扎实的数字设计基础,熟悉RTL (Verilog/SystemVerilog),并具备良好的软件编程能力(如C/C++,Python等)。 4. 创新精神至上: 我们不希望你只寻求标准答案。我们寻找的是高能量、高潜力,愿意挑战现有规范,敢于尝试新颖设计方法论来解决高性能计算难题的“颠覆者”。 你将负责(导师指导下): • 参与数据中心级RISC-V处理器的微架构模块设计、RTL编码和验证。 • 在高阶设计方法论的指导下,运用非传统思路进行CPU数据通路的关键性能点优化。 • 执行数字设计流程中的关键任务,包括仿真、综合、时序分析(Timing Analysis)及物理实现协同。 • 学习和实践软硬件协同优化,确保设计在真实应用场景中的高性能表现。​ 我们提供: • 顶尖导师制: 由RISC-V创始团队成员亲自带领,快速成长为行业精英。 • 挑战与机遇: 参与定义和实现面向数据中心的下一代高性能RISC-V处理器,站在技术创新的最前沿。 • 优渥回报: 具有竞争力的薪酬,与公司共成长的期权激励(如有)。 • 自由探索文化: 一个鼓励大胆假设、小心求证,允许失败、奖励创新的工作环境。 如果你是那个渴望用创新思维改变世界、不满足于“安稳”的应届毕业生,请不要错过这个机会。

Apply on the employer's site

Original posting: rivai-ic.com.cn

Apply on RIVAI Technologies (Shenzhen) Co., Ltd

RISC-V ecosystem

RIVAI Technologies (Shenzhen) Co., Ltd in the RISC-V ecosystem

RISC-V International: Strategic

RISCIC is a chip company based on RISC-V open source technology that provides core processors for the Internet of Things.

  • RiVAI Technologies (Shenzhen) designs RISC-V processor and DSP IP
  • Announced the RiVAI V7 and RiVAI V9+ RISC-V Vector DSP IP family
  • Works with RIOS Lab to industrialise high-performance RISC-V processors, and has been recognised by RISC-V International for technical/community contributions

Same employer

View all 41