AI-Native CAD 专家 / 智能设计自动化工程师 (LLM & Agents方向)

🌟 关于睿思芯科 (About RiVAI) 睿思芯科 (RiVAI Technology Ltd.) 正在重新定义高性能计算。作为RISC-V领域的领军者，我们不仅仅是在设计芯片，我们正在革新芯片设计的方式。 为了支撑Custom CPU Design的极致性能追求，我们需要超越传统EDA工具的限制。我们正在组建一支精英CAD团队，旨在利用大语言模型 (LLM) 和 AI Agents 技术，构建下一代智能化的物理设计 (Physical Design) 流程。 💡 职位使命 (The Mission) 这是一个研究与工程紧密结合的岗位。 你将不再只是维护脚本的CAD工程师，你是芯片设计AI Agent的架构师。你的目标是利用LLM理解复杂的后端设计意图，构建能够自动分析Log、自动修复时序违例 (Timing ECO)、甚至自动进行布局规划 (Floorplanning) 的智能体，极大幅度提升我们Custom CPU设计的PPA（性能、功耗、面积）和迭代效率。 💻 核心职责 (Key Responsibilities) • 构建芯片设计 AI Agents： • 基于 LLM (如 Llama 3, GPT-4, DeepSeek 等) 和 Agent 框架 (如 LangChain, AutoGen)，设计并部署针对后端设计流程的智能体 (Agents)。 • 实现 Agents 在物理设计中的自动化任务，例如：智能报错分析与修复、自动化脚本生成、约束文件 (SDC) 的自动检查与优化。 • LLM 在 EDA 中的落地研究： • 负责构建高质量的芯片设计数据集（Verilog, DEF/LEF, Log files），对基座模型进行 Fine-tuning (微调) 或构建 RAG (检索增强生成) 系统，使其精通后端设计领域的专业知识。 • 探索使用强化学习 (RL) 或生成式AI辅助解决布局布线 (P&R) 中的拥塞 (Congestion) 和时序 (Timing) 问题。 • 下一代 Flow 开发： • 与后端物理设计 (PD) 团队紧密合作，深入理解 Custom CPU 设计中的痛点。 • 将 AI 能力无缝集成到现有的 EDA Flow (Synopsys/Cadence/Mentor) 中，打造“Human-in-the-loop”的智能辅助设计环境。 🎯 任职要求 (Requirements) • 教育背景： 计算机科学 (CS)、电子工程 (EE) 或人工智能相关专业博士学位 (Ph.D.) 优先。 • 跨界核心技能（必须具备）： • 后端设计理解： 深刻理解数字后端设计流程 (Synthesis, P&R, STA, DRC/LVS)，熟悉主流 EDA 工具 (Fusion Compiler, Innovus, PrimeTime 等)。 • AI/LLM 深度： 熟悉 Transformer 架构，有实际的 LLM 应用开发经验（Prompt Engineering, RAG, LoRA 微调, Agent Workflow 设计）。 • 编程能力： 精通 Python (PyTorch/TensorFlow)，同时具备 Tcl/Shell 脚本能力以对接 EDA 工具接口。 • 加分项 (Preferred Qualifications)： • 顶会发表记录： 在 DAC, ICCAD, DATE 或 NeurIPS, ICML, ICLR 等顶级会议发表过 AI4EDA 或 LLM for Code/Logic 相关论文者极佳。 • 项目经验： 有过使用 LLM 辅助生成 Verilog 代码、自动化修复 DRC、或优化 EDA 流程的实际研究或项目经历。 • 了解 Graph Neural Networks (GNN) 在网表分析中的应用。 🚀 为什么选择这个岗位？ • 拒绝重复造轮子： 你不会去写枯燥的 Makefile。你在做的是 Google DeepMind (AlphaChip) 和 NVIDIA (ChipNeMo) 正在探索的最前沿方向。 • 算力与数据支持： 作为一家高性能 CPU 公司，我们拥有海量的真实设计数据和充足的算力资源供你训练和实验。 • 影响力： 你的工作将直接改变高性能 CPU 的设计周期和质量，这在工业界是极其稀缺的落地场景。 如果你既懂 Innovus 的报错，又懂 Transformer 的 Attention 机制，请加入我们，用 AI 重塑芯片设计的未来！