前端设计工程师
Overview
Skills named in this posting
- Verilog
职位描述:1.负责处理器微架构的模块设计和代码编写2.负责模块级的功能验证和性能分析3.协助验证工程师进行系统级仿真验证、覆盖率分析、FPGA验证、芯片调试4.参与芯片架构设计和spec定义5.负责设计文档的撰写;
任职要求:1.硕士及以上学历;2.具有数字设计相关经验、熟练使用verilog HDL或chisel语言,熟悉常用的EDA工具;3.熟悉数字电路设计流程,能独立完成IP或模块的设计;4.熟悉CPU微体系结构;5.具有数字芯片开发和成功流片量产经验优先;6.有RISC-V开发经验、或内存控制器开发经验优先;7.具有积极主动的工作态度,具备较强的学习能力,良好的分析能力、解决问题能力、沟通能力和团队协作能力。简历发送至hr@rvcore.com
工作地点——中国/北京
2021-09-18 15:45:27
Apply on the employer's site
Original posting: rvcore.com
RISC-V ecosystem
Beijing Vcore Technology Co.,Ltd. in the RISC-V ecosystem
RISC-V International: Strategic
The Chinese Name of our company is “北京微核芯科技有限公司”.
- Beijing Vcore (微核芯): focuses on full-stack design, volume production and sale of high-performance RISC-V chips
- Member of RISC-V International plus Chinese RISC-V industry/open-instruction alliances
- Its chip won a "chip innovation award" at the 2025 China RISC-V ecosystem conference
Same employer
More roles at Beijing Vcore Technology Co.,Ltd.
- 中国/北京RISC-VRTL / HDLFPGAAug 11, 2026
- 中国/北京RTL / HDLFPGAAug 11, 2026
- 中国/北京RTL / HDLVerificationAug 11, 2026
- 中国/北京SoC / ASICAug 11, 2026
CPU前端设计/验证实习生
Beijing Vcore Technology Co.,Ltd.
中国/北京RISC-VRTL / HDLVerificationAug 11, 2026IC前端设计/验证实习生
Beijing Vcore Technology Co.,Ltd.
中国/北京RISC-VRTL / HDLVerificationAug 11, 2026