CPU前端设计/验证实习生
Overview
Skills named in this posting
- SystemVerilog
- Verilog
- UVM
职位描述:1.使用chisel/verilog语言进行CPU的开发2.负责使用前沿领域技术对模块级进行设计和性能分析3.协助验证工程师进行系统级仿真验证、覆盖率分析、FPGA验证、芯片调试4.参与芯片架构设计和spec定义5.负责设计文档的撰写
任职要求:1 理工科学生,公司提供CPU设计/验证以及前后端协同开发等相关知识的培训;2.具有积极主动的工作态度,具备较强的学习能力,良好的分析能力、解决问题能力、沟通能力和团队协作能力;3有志于在先进工艺下为高性能开源RISC-V处理器核的发展贡献一份力,以推动RISC-V生态的发展。4.熟悉CPU微体系结构者优先;5.熟悉chisel、scala、java、verilog、systemverilog或UVM者优先。简历发送至hr@rvcore.com
工作地点——中国/北京
2021-10-14 14:56:28
Apply on the employer's site
Original posting: rvcore.com
RISC-V ecosystem
Beijing Vcore Technology Co.,Ltd. in the RISC-V ecosystem
RISC-V International: Strategic
The Chinese Name of our company is “北京微核芯科技有限公司”.
- Beijing Vcore (微核芯): focuses on full-stack design, volume production and sale of high-performance RISC-V chips
- Member of RISC-V International plus Chinese RISC-V industry/open-instruction alliances
- Its chip won a "chip innovation award" at the 2025 China RISC-V ecosystem conference
Same employer
More roles at Beijing Vcore Technology Co.,Ltd.
- 中国/北京RISC-VRTL / HDLFPGAAug 11, 2026
- 中国/北京RISC-VRTL / HDLFPGAAug 11, 2026
- 中国/北京RTL / HDLFPGAAug 11, 2026
- 中国/北京RTL / HDLVerificationAug 11, 2026
- 中国/北京SoC / ASICAug 11, 2026
IC前端设计/验证实习生
Beijing Vcore Technology Co.,Ltd.
中国/北京RISC-VRTL / HDLVerificationAug 11, 2026