Register-transfer-level and HDL design in Verilog, SystemVerilog, VHDL and Chisel.
Roles 3,211–3,240 of 3,269, newest first.
Unisoc (Shanghai) Technologies Co., Ltd.
1. 负责高速/存储接口(USB/UFS/PCIE/LPDDR等)IP级或SOC系统级验证； 2. 分析系统应用场景，制定详细验证计划（包括但不限于验证用例），组织计划评审；作为专家参与芯片设计文档的评审，输出有效意见 3. 规划验证架构和环境，并使用SV/UVM搭建验证环境或指导低级别工程师进行环境搭建和用例设计，熟练使用VIP(Testsuit)构建验证用例； 4. 运行和调试验证用例或指导低级别工程师开展运行和调试工作，确保达成目标覆盖率，评审和签收验证的完整性； 1
Unisoc (Shanghai) Technologies Co., Ltd.
1、负责4G/5G/BT/WIFI/GNSS/IOT/等modem架构和核心模块开发工作； 2、负责无线通信芯片射频相关的数字设计； 3、负责芯片的架构设计，完成RTL实现以及相关验证工作； 4、负责分析和优化芯片功耗、面积和性能以及FPGA原型验证和调试工作； 5、参与终端系统的架构设计和SOC系统设计； 6、负责芯片Bringup测试和支持芯片量产工作，完成相关产品设计、仿真、验证、调试、联调和问题定位工作； 1、电子，通信或计算机等关联专业硕士及以上学历； 2、对无线
VeriSilicon, Inc.
• Digital Signal Processor and subsystem microarchitecture and design. • Write technical design documents. • Participate in design, architecture and verification reviews. • Conduct RTL design and synthesis to analyze & optimize area, speed
VeriSilicon, Inc.
• Develop architecture modeling tools for RTL design and design verification. • Develop and validate test cases to verify accuracy and efficiency of modeling tools. • Design novel algorithms to solve computer vision and machine learning p
VeriSilicon, Inc.
• Processor core and subsystem microarchitecture and design. • Actively participate in design, architecture and verification reviews. • RTL design and synthesis to analyze & optimize power, speed and area of physical implementation. • Defin
1. Architecture design and RTL implementation of Automotive/Smartphone chipset 2. SoC system power and performance analysis 3. SoC system bus and memory subsystem design, integration, and modeling 4. SoC low power design, integration, and m
VeriSilicon, Inc.
SerDes FAE 需要执行与客户相关的特定任务，包括如下集成和支持服务： • 建立与客户的关系，管理客户的期望值以确保客户的满意度； • 收集并跟踪客户关于SerDes IP的疑问与问题； • 追踪并更新JIRA支持跟踪管理系统，确保SLA快速解决； • Verilog模型集成与仿真； • GDS物理集成与平面图设计； • DFT集成； • 时序集成； • SerDes EVB测试； • 固件集成； • 产品初启 (bring up)； • 产品确认
VeriSilicon, Inc.
SerDes FAE 需要执行与客户相关的特定任务，包括如下集成和支持服务： • 建立与客户的关系，管理客户的期望值以确保客户的满意度； • 收集并跟踪客户关于SerDes IP的疑问与问题； • 追踪并更新JIRA支持跟踪管理系统，确保SLA快速解决； • Verilog模型集成与仿真； • GDS物理集成与平面图设计； • DFT集成； • 时序集成； • SerDes EVB测试； • 固件集成； • 产品初启 (bring up)； • 产品确认 (validati
VeriSilicon, Inc.
• 对AI的硬件加速算法和功能行为实现相应的C-Model。 • 为新的算法和功能行为，开发测试实例/测试计划/测试架构进行功能和性能分析/验证。 • 跟RTL团队合作，进行交叉验证。
VeriSilicon, Inc.
• GPU图形算法和功能行为的设计分析及其CModel开发。 • 基于CModel，验证新算法和新功能，以及其性能。 • 跟RTL团队合作，进行交叉验证。
Thales SA
Join us as an FPGA Verification professional at Thales India Engineering Competency Centre in Bangalore, where you will design and verify hardware subsystems for defence and aerospace applications. You will contribute to architectural desig
• 完成RTL从ASIC到FPGA的移植。 • 产生FPGA仿真和测试case。 • 完成FPGA的高速资源搭建，包括RTL设计，IP使用，仿真，时序收敛和bit文件生成。 • 协同SoC工程师和软件工程师完成FPGA的功能调试。
• 负责SDC以及 UPF/CPF的开发和调试。 • 项目实施阶段的平面布置图设计，功耗规划，IO规划，布局布线 和CTS, 解决时序和拥塞问题。 • IP层面和芯片层面的物理验证，检查DFM规则。 • 静态和动态功耗分析、IR压降/ EM分析。 • 擅长时序分析，独立解决从网表/RTL到GDS开发过程中的所有时序问题。 • 负责所有功能模式的时序签收，配合DFT工程师完成扫描模式的时序收敛。 • 配合封装团队和IO团队妥善布局IO， 解决IO ESD、SSO和芯片供电问题。
• 负责芯片顶层及子模块的逻辑综合和时序分析，以及优化/收敛等。 • 负责芯片顶层及子模块的时序约束文件编制，修改以及检查签核。 • 完成芯片顶层及子模块前后期的面积评估，性能评估以及功耗分析。 • 完成芯片顶层及子模块的前后期测试覆盖率评估与分析。 • 实现芯片顶层及子模块的相关DFT RTL代码编写，扫描链，MBIST电路，边界扫描电路插入，以及测试pattern的生成及仿真等。 • 协助物理实现工程师解决物理功能模块平面布置图设计、时序分析，优化/收敛方面的问
• 完整参与项目，理解设计意图。 • 开发测试和验证计划。 • 设计和开发验证环境。 • 运行RTL和门级仿真/验证。 • 负责代码/功能覆盖分析。
• 独立完成ASIC功能模块的验证任务，包括：制定验证方案，搭建测试环境，编写测试激励，仿真debug； • 具备IP和芯片级验证环境的设计，包括必要的建模； • 负责RTL/门级仿真，代码/功能覆盖分析。
VeriSilicon, Inc.
• 设计开发深亚微米下的基础IP电路，包含标准单元，存储器和用于优化芯片性能功耗面积的定制电路； • 指导版图工程师，并基于后仿真结果协助其优化版图； • 库的特征化以及产生数字设计流程所需的设计模型，包含Synopsys liberty model，verilog等； • 设计标准单元/存储器/IO的电路测试芯片，并协助测试工程师进行测试。
VeriSilicon, Inc.
• 负责高速SerDes IP的设计与实现。 • 负责算法设计，RTL编程，模拟设计建模，验证，综合，时序收敛以及芯片调试。 • 和模拟设计团队协同进行接口的定义。 • 和验证团队合作以便顶层测试环境的整合。 • 和产品团队协作使产品或IP达到量产标准。
VeriSilicon, Inc.
高性能 GPU/AI 项目开发，包括设计规范、架构、微架构定义和 RTL 设计实现。
理解图像处理算法进行微架构设计和设计文档, 负责模块和ISP顶层的RTL实现，优化及验证，并进行设计流程检查和FPGA测试。
• 开发具有挑战性的模块，包括模块规范定义、架构设计、RTL编码，仿真和性能优化。 • 在定义视频IP规格和设计视频IP架构中扮演重要角色。 • 具体负责IP级或模块级设计实现，验证。 • 和团队一起解决技术问题，与团队一起成长。 • 支持客户的视频IP的应用。
VeriSilicon, Inc.
业界领先的视觉处理/深度学习处理器设计，包括规范、架构、微架构定义和RTL设计实现。
高性能GPU处理器设计，包括设计规范、架构、微架构定义和RTL设计实现。
• 独立完成ASIC功能模块的设计任务，包括：需求分析，架构定义，RTL编码，模块设计，逻辑综合和时序分析； • 和验证工程师合作，完成验证任务，保障设计质量，包括：review验证方案，debug, cdc 检查； • 作为芯片的设计者，配合系统工程师、物理实现工程师和测试工程师，解决功能验证、平面布置图设计、时序优化/收敛、可测试设计和芯片测试方面的问题。
Atmosic
Atmosic Technologies is looking for a digital design engineer who is passionate about delivering differentiated low-power and battery-free wireless connectivity solutions. Job title and responsibilities commensurate with experience. Respon
Senior Digital LC/MAC Designer Atmosic Technologies is looking for LC/MAC design engineers who are passionate about delivering differentiated low-power and battery-free wireless connectivity solutions. Job title and responsibilities commen
Atmosic Technologies is looking for silicon validation engineers who are passionate about delivering differentiated low-power and battery-free wireless connectivity solutions. Job title and responsibilities commensurate with experience. Re
Atmosic
Atmosic Technologies is looking for FPGA emulation engineers who are passionate about delivering differentiated low-power and battery-free wireless connectivity solutions. Job title and responsibilities commensurate with experience. Respon
Atmosic Technologies is looking for a senior physical design engineer who is passionate about delivering differentiated low-power and battery-free wireless connectivity solutions. Job title and responsibilities commensurate with experience.
Atmosic Technologies is looking for a digital verification engineer who is passionate about delivering differentiated low-power and battery-free wireless connectivity solutions. Job title and responsibilities commensurate with experience.